M483KGCAE
(12725 kB)
|
- rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 192 MHz
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 2 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 480 MHz) wykorzystujący 2 szybkie oscylatory: kwarcowy lub RC
- 16-kanałowy PDMA
- do 100 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 8 x UART (z obsługą IrDA, RS-485 i LIN), 1 x S.C. (ISO-7816-3), 5 x SPI, 3 x I2C, 4 x I2S, 3 x CAN, 2 x LIN, EBI, 1 x SDHC, kamera cyfrowa (interfejsy CCIR601, CCIR656 i 4-bitowe dla czujnika CMOS), 1 x USB 2.0 FS Device/Host/OTG z wbudowanym modułem PHY
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 2 x interfejs do enkodera kwadraturowego (QEI)
- sprzętowy akcelerator kryptograficzny AES-256
- 24-kanałowy 16-bitowy PWM
- 16-kanałowy 12-bitowy przetwornik A/C
- 1 x 12-bitowy przetwornik C/A
- 2 x komparator analogowy
- 3 piny wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
|
256 kB |
128 kB |
konfigurowalna |
4 kB |
ISP IAP ICP |
Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 12 MHz 10 kHz |
1,8 – 3,6 |
-40 – +105 |
LQFP-128 |
P |
M483KGCAE2A
(12725 kB)
|
- rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 192 MHz
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 2 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 480 MHz) wykorzystujący 2 szybkie oscylatory: kwarcowy lub RC
- 16-kanałowy PDMA
- do 100 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 8 x UART (z obsługą IrDA, RS-485 i LIN), 1 x S.C. (ISO-7816-3), 5 x SPI, 3 x I2C, 4 x I2S, 3 x CAN, 3 x CAN, 2 x LIN, EBI, 1 x SDHC, kamera cyfrowa (interfejsy CCIR601, CCIR656 i 4-bitowe dla czujnika CMOS), 1 x USB 2.0 FS Device/Host/OTG z wbudowanym modułem PHY
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 2 x interfejs do enkodera kwadraturowego (QEI)
- sprzętowy akcelerator kryptograficzny AES-256
- 24-kanałowy 16-bitowy PWM
- (16+8)-kanałowy 12-bitowy przetwornik A/C
- 1 x 12-bitowy przetwornik C/A
- 2 x komparator analogowy
- 3 piny wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
|
256 kB |
128 kB |
konfigurowalna |
4 kB |
ISP IAP ICP |
Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 12 MHz 10 kHz |
1,8 – 3,6 |
-40 – +105 |
LQFP-128 |
P |
M483KIDAE
(12725 kB)
|
- rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 192 MHz
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 2 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 480 MHz) wykorzystujący 2 szybkie oscylatory: kwarcowy lub RC
- 16-kanałowy PDMA
- do 100 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 6 x UART (z obsługą IrDA, RS-485 i LIN), 3 x S.C. (ISO-7816-3), 5 x SPI, 5 x I2C, 5 x I2S, 2 x CAN, 2 x LIN, EBI, 2 x SDHC, 1 x USB 2.0 FS+HS OTG z wbudowanym modułem PHY
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 2 x interfejs do enkodera kwadraturowego (QEI)
- 24-kanałowy 16-bitowy PWM
- 16-kanałowy 12-bitowy przetwornik A/C
- 2 x 12-bitowy przetwornik C/A
- 2 x komparator analogowy
- 3 x wzmacniacz operacyjny
- 6 pinów wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
|
512 kB |
160 kB |
konfigurowalna |
4 kB |
ISP IAP ICP |
Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 12 MHz 10 kHz |
1,8 – 3,6 |
-40 – +105 |
LQFP-128 |
P |
M483SE8AE
(12725 kB)
|
- rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 192 MHz
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 2 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 480 MHz) wykorzystujący 2 szybkie oscylatory: kwarcowy lub RC
- 16-kanałowy PDMA
- do 52 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: (8+1) x UART (z obsługą IrDA, RS-485 i LIN), 1 x S.C. (ISO-7816-3), (3+2) x SPI, 3 x I2C, 4 x I2S, 2 x CAN, 2 x LIN, EBI, 1 x SDHC, kamera cyfrowa (interfejsy CCIR601, CCIR656 i 4-bitowe dla czujnika CMOS), 1 x USB 2.0 FS Device/Host/OTG z wbudowanym modułem PHY
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 2 x interfejs do enkodera kwadraturowego (QEI)
- sprzętowy akcelerator kryptograficzny AES-256
- 24-kanałowy 16-bitowy PWM
- 16-kanałowy 12-bitowy przetwornik A/C
- 1 x 12-bitowy przetwornik C/A
- 2 x komparator analogowy
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
|
128 kB |
64 kB |
konfigurowalna |
4 kB |
ISP IAP ICP |
Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 12 MHz 10 kHz |
1,8 – 3,6 |
-40 – +105 |
LQFP-64 |
P |
M483SGCAE
(12725 kB)
|
- rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 192 MHz
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 2 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 480 MHz) wykorzystujący 2 szybkie oscylatory: kwarcowy lub RC
- 16-kanałowy PDMA
- do 52 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 8 x UART (z obsługą IrDA, RS-485 i LIN), 1 x S.C. (ISO-7816-3), 5 x SPI, 3 x I2C, 4 x I2S, 2 x CAN, 2 x LIN, EBI, 1 x SDHC, kamera cyfrowa (interfejsy CCIR601, CCIR656 i 4-bitowe dla czujnika CMOS), 1 x USB 2.0 FS Device/Host/OTG z wbudowanym modułem PHY
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 2 x interfejs do enkodera kwadraturowego (QEI)
- sprzętowy akcelerator kryptograficzny AES-256
- 24-kanałowy 16-bitowy PWM
- 16-kanałowy 12-bitowy przetwornik A/C
- 1 x 12-bitowy przetwornik C/A
- 2 x komparator analogowy
- 1 pin wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
|
256 kB |
128 kB |
konfigurowalna |
4 kB |
ISP IAP ICP |
Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 12 MHz 10 kHz |
1,8 – 3,6 |
-40 – +105 |
LQFP-64 |
P |
M483SGCAE2A
(12725 kB)
|
- rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 192 MHz
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 2 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 480 MHz) wykorzystujący 2 szybkie oscylatory: kwarcowy lub RC
- 16-kanałowy PDMA
- do 52 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 8 x UART (z obsługą IrDA, RS-485 i LIN), 1 x S.C. (ISO-7816-3), 5 x SPI, 3 x I2C, 4 x I2S, 2 x CAN, 2 x LIN, EBI, 1 x SDHC, kamera cyfrowa (interfejsy CCIR601, CCIR656 i 4-bitowe dla czujnika CMOS), 1 x USB 2.0 FS Device/Host/OTG z wbudowanym modułem PHY
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 2 x interfejs do enkodera kwadraturowego (QEI)
- sprzętowy akcelerator kryptograficzny AES-256
- 24-kanałowy 16-bitowy PWM
- (8+8)-kanałowy 12-bitowy przetwornik A/C
- 1 x 12-bitowy przetwornik C/A
- 2 x komparator analogowy
- 1 pin wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
|
256 kB |
128 kB |
konfigurowalna |
4 kB |
ISP IAP ICP |
Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 12 MHz 10 kHz |
1,8 – 3,6 |
-40 – +105 |
LQFP-64 |
P |
M483SIDAE
(12725 kB)
|
- rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 192 MHz
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 2 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 480 MHz) wykorzystujący 2 szybkie oscylatory: kwarcowy lub RC
- 16-kanałowy PDMA
- do 44 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 6 x UART (z obsługą IrDA, RS-485 i LIN), 3 x S.C. (ISO-7816-3), 5 x SPI, 5 x I2C, 5 x I2S, 2 x CAN, 2 x LIN, EBI, 2 x SDHC, 1 x USB 2.0 HS OTG z wbudowanym modułem PHY
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 2 x interfejs do enkodera kwadraturowego (QEI)
- 24-kanałowy 16-bitowy PWM
- 16-kanałowy 12-bitowy przetwornik A/C
- 2 x 12-bitowy przetwornik C/A
- 2 x komparator analogowy
- 2 x wzmacniacz operacyjny
- 1 pin wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
|
512 kB |
160 kB |
konfigurowalna |
4 kB |
ISP IAP ICP |
Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 12 MHz 10 kHz |
1,8 – 3,6 |
-40 – +105 |
LQFP-64 |
P |