Pamięci DRAM
DDR SDRAM
Szybkie synchroniczne pamięci DRAM o architekturze DDR (Double Data Rate - podwójny transfer danych w jednym cyklu zegara), wykorzystujące transfer danych na obu zboczach, narastającym i opadającym, sygnału zegarowego.
Wszystkie układy są zgodne z dyrektywą RoHS.
* Status: P - produkcja masowa, S - próbki, UD - w trakcie projektowania, N - niezalecany do nowych projektów.
Typ układu | Opis | Pojemność (organizacja) |
Częstotliwość zegara |
Napięcie zasilania [V] |
Temperatura pracy [°C] |
Obudowa | Status * | |
---|---|---|---|---|---|---|---|---|
Motoryz. | Komercyjny i przemysłowy |
|||||||
W9464G6KH
(1833 kB) |
|
64 Mbit (4Mx16, 4 banki) |
200 MHz (-5/-5I) DDR-400 |
2,5±0,2 | 0 – +70 -40 – +85 (I) Motoryzacyjny: -40 – +85 (A) -40 – +105 (K) |
TSOP(II)-66 | P | P |
W9412G6JB
(864 kB) |
|
128 Mbit (8Mx16, 4 banki) |
250 MHz (-4) DDR-500 200 MHz (-5/-5I) DDR-400 |
2,4 – 2,7 (klasa -4) 2,5±0,2 (klasy -5/-5I) |
0 – +70 -40 – +85 (I) Motoryzacyjny: -40 – +85 (A) -40 – +105 (K) |
TFBGA-60 8x13 mm |
P | N |
W9412G6KH
(1932 kB) |
|
128 Mbit (8Mx16, 4 banki) |
200 MHz (-5/-5I) DDR-400 166 MHz (-6I) DDR-333 |
2,5±0,2 (klasy -5/-5I/-6I) | 0 – +70 -40 – +85 (I) Motoryzacyjny: -40 – +85 (A) -40 – +105 (K) |
TSOP(II)-66 | P | P |
W9425G6JB
(1914 kB) |
|
256 Mbit (16Mx16, 4 banki) |
250 MHz (-4) DDR-500 200 MHz (-5/-5I) DDR-400 |
2,4 – 2,7 (klasa -4) 2,5±0,2 (klasy -5/-5I) |
0 – +70 -40 – +85 (I) Motoryzacyjny: -40 – +85 (A) -40 – +105 (K) |
TFBGA-60 | P | N |
W9425G6KH
(1850 kB) |
|
256 Mbit (16Mx16, 4 banki) |
250 MHz (-4) DDR-500 200 MHz (-5/-5I) DDR-400 |
2,4 – 2,7 (klasa -4) 2,5±0,2 (klasy -5/-5I) |
0 – +70 -40 – +85 (I) Motoryzacyjny: -40 – +85 (A) -40 – +105 (K) |
TSOP(II)-66 | P | P |