Mikroprocesory 32-bitowe ARM9

Seria N3290 MJPEG

Seria specjalizowanych, niskonapięciowych mikroprocesorów bazujących na rdzeniu ARM926EJ-S, z licznymi peryferiami i interfejsami, wyposażonych w akcelerator graficzny 2D, kodek wizyjny MJPEG i procesor dźwiękowy. Przeznaczone do aplikacji multimedialnych.

* Status: P - produkcja masowa, S - próbki, UD - w trakcie projektowania, N - niezalecany do nowych projektów.

Typ układu Opis  SRAM     SDRAM     Napięcie 
zasilania
[V] 		Częstotliwość
zegara		 Temperatura
pracy
[°C]		     Obudowa     Status *
N32901R1DN
 (1650 kB)
  • rdzeń ARM926EJ-S
  • częstotliwość pracy do 200 MHz
  • zewnętrzny oscylator kwarcowy
  • kontroler PLL (źródło zegara systemowego do 200 MHz)
  • obudowa wieloukładowa (MCP), pamięć SDRAM umieszczona w jednej obudowie z procesorem
  • tryby uruchamiania systemu: karta SD, pamięci NAND Flash i SPI Flash, USB
  • 8 kB pamięci I-cache i 8 kB D-cache
  • 5-kanałowy sterownik DMA
  • do 34 końcówek GPIO
  • 2 układy czasowe 32-bitowe
  • 24-bitowy Watchdog
  • 32 przerwania
  • akcelerator graficzny 2D BitBLT
  • 3-kanałowy 10-bitowy przetwornik SAR A/C
  • 10-bitowy przetwornik A/C dla mikrofonu
  • 16-bitowy stereofoniczny przetwornik C/A
  • kodek JPEG
  • kodek wideo MJPEG (VGA przy 30 fps); maks. rozdzielczość 1024x768 na wyjściu panela TFT LCD
  • procesor dźwiękowy
  • interfejsy: 2 x UART, 2 x SPI, I2C, I2S, USB 1.1 Host i USB 2.0 HS Device, SD/SDIO/SDHC/MMC/MicroSD i NAND Flash, interfejs czujnika obrazowego CMOS (zgodnego z CCIR601 / CCIR656)
  • 2-kanałowy 16-bitowy PWM
 8 kB 1M x 16 bit
SDR		 Rdzeń: 1,8V ±10%

I/O: 3,3V ±10%		 Zewn. kwarcowy:
27 MHz / 12 MHz		 -20 – +85 LQFP-64
(MCP)		 P
N32901U1DN
 (1650 kB)
  • rdzeń ARM926EJ-S
  • częstotliwość pracy do 200 MHz
  • 2 zewnętrzne oscylatory kwarcowe
  • kontroler PLL (źródło zegara systemowego do 200 MHz)
  • obudowa wieloukładowa (MCP), pamięć SDRAM umieszczona w jednej obudowie z procesorem
  • tryby uruchamiania systemu: karta SD, pamięci NAND Flash i SPI Flash, USB
  • 8 kB pamięci I-cache i 8 kB D-cache
  • 5-kanałowy sterownik DMA
  • do 64 końcówek GPIO
  • 2 układy czasowe 32-bitowe
  • 24-bitowy Watchdog
  • RTC
  • 32 przerwania
  • akcelerator graficzny 2D BitBLT
  • 3-kanałowy 10-bitowy przetwornik SAR A/C
  • 10-bitowy przetwornik A/C dla mikrofonu
  • 16-bitowy stereofoniczny przetwornik C/A
  • kodek JPEG
  • kodek wideo MJPEG (VGA przy 30 fps); maks. rozdzielczość 1024x768 na wyjściu panela TFT LCD
  • procesor dźwiękowy
  • interfejsy: 2 x UART, 2 x SPI, I2C, I2S, USB 1.1 Host i USB 2.0 HS Device, 3 x SD/SDIO/SDHC/MMC/MicroSD i NAND Flash, JTAG, interfejs czujnika obrazowego CMOS (zgodnego z CCIR601 / CCIR656), interfejs 4-przewodowego panela dotykowego
  • 4-kanałowy 16-bitowy PWM
 8 kB 1M x 16 bit
SDR		 Rdzeń: 1,8V ±10%

I/O: 3,3V ±10%		 Zewn. kwarcowy:
27 MHz / 12 MHz
i
32,768 kHz		 -20 – +85 LQFP-128
(MCP)		 P
N32901U2DN
 (1650 kB)
  • rdzeń ARM926EJ-S
  • częstotliwość pracy do 200 MHz
  • 2 zewnętrzne oscylatory kwarcowe
  • kontroler PLL (źródło zegara systemowego do 200 MHz)
  • obudowa wieloukładowa (MCP), pamięć SDRAM umieszczona w jednej obudowie z procesorem
  • tryby uruchamiania systemu: karta SD, pamięci NAND Flash i SPI Flash, USB
  • 8 kB pamięci I-cache i 8 kB D-cache
  • 5-kanałowy sterownik DMA
  • do 59 końcówek GPIO
  • 2 układy czasowe 32-bitowe
  • 24-bitowy Watchdog
  • RTC
  • 32 przerwania
  • akcelerator graficzny 2D BitBLT
  • 3-kanałowy 10-bitowy przetwornik SAR A/C
  • 10-bitowy przetwornik A/C dla mikrofonu
  • 16-bitowy stereofoniczny przetwornik C/A
  • wyjście TV
  • kodek JPEG
  • kodek wideo MJPEG (VGA przy 30 fps); maks. rozdzielczość: D1 (720X480) na wyjściu TV i 1024x768 na wyjściu panela TFT LCD
  • procesor dźwiękowy
  • interfejsy: 2 x UART, 2 x SPI, USB 1.1 Host i USB 2.0 HS Device, 2 x SD/SDIO/SDHC/MMC/MicroSD i NAND Flash, JTAG, interfejs czujnika obrazowego CMOS (zgodnego z CCIR601 / CCIR656), interfejs 4-przewodowego panela dotykowego
  • 4-kanałowy 16-bitowy PWM
 8 kB 1M x 16 bit
SDR		 Rdzeń: 1,8V ±10%

I/O: 3,3V ±10%		 Zewn. kwarcowy:
27 MHz / 12 MHz
i
32,768 kHz		 -20 – +85 LQFP-128
(MCP)		 P
N32903R1DN
 (1650 kB)
  • rdzeń ARM926EJ-S
  • częstotliwość pracy do 200 MHz
  • zewnętrzny oscylator kwarcowy
  • kontroler PLL (źródło zegara systemowego do 200 MHz)
  • obudowa wieloukładowa (MCP), pamięć SDRAM umieszczona w jednej obudowie z procesorem
  • tryby uruchamiania systemu: karta SD, pamięci NAND Flash i SPI Flash, USB
  • 8 kB pamięci I-cache i 8 kB D-cache
  • 5-kanałowy sterownik DMA
  • do 34 końcówek GPIO
  • 2 układy czasowe 32-bitowe
  • 24-bitowy Watchdog
  • 32 przerwania
  • akcelerator graficzny 2D BitBLT
  • 3-kanałowy 10-bitowy przetwornik SAR A/C
  • 10-bitowy przetwornik A/C dla mikrofonu
  • 16-bitowy stereofoniczny przetwornik C/A
  • kodek JPEG
  • kodek wideo MJPEG (VGA przy 30 fps); maks. rozdzielczość 1024x768 na wyjściu panela TFT LCD
  • procesor dźwiękowy
  • interfejsy: 2 x UART, 2 x SPI, I2C, I2S, USB 1.1 Host i USB 2.0 HS Device, SD/SDIO/SDHC/MMC/MicroSD i NAND Flash, interfejs czujnika obrazowego CMOS (zgodnego z CCIR601 / CCIR656)
  • 2-kanałowy 16-bitowy PWM
 8 kB 4M x 16 bit
DDR		 Rdzeń: 1,8V ±10%

I/O: 3,3V ±10%		 Zewn. kwarcowy:
27 MHz / 12 MHz		 -20 – +85 LQFP-64
(MCP)		 P
N32903U1DN
 (1650 kB)
  • rdzeń ARM926EJ-S
  • częstotliwość pracy do 200 MHz
  • 2 zewnętrzne oscylatory kwarcowe
  • kontroler PLL (źródło zegara systemowego do 200 MHz)
  • obudowa wieloukładowa (MCP), pamięć SDRAM umieszczona w jednej obudowie z procesorem
  • tryby uruchamiania systemu: karta SD, pamięci NAND Flash i SPI Flash, USB
  • 8 kB pamięci I-cache i 8 kB D-cache
  • 5-kanałowy sterownik DMA
  • do 64 końcówek GPIO
  • 2 układy czasowe 32-bitowe
  • 24-bitowy Watchdog
  • RTC
  • 32 przerwania
  • akcelerator graficzny 2D BitBLT
  • 3-kanałowy 10-bitowy przetwornik SAR A/C
  • 10-bitowy przetwornik A/C dla mikrofonu
  • 16-bitowy stereofoniczny przetwornik C/A
  • kodek JPEG
  • kodek wideo MJPEG (VGA przy 30 fps); maks. rozdzielczość 1024x768 na wyjściu panela TFT LCD
  • procesor dźwiękowy
  • interfejsy: 2 x UART, 2 x SPI, I2C, I2S, USB 1.1 Host i USB 2.0 HS Device, 3 x SD/SDIO/SDHC/MMC/MicroSD i NAND Flash, JTAG, interfejs czujnika obrazowego CMOS (zgodnego z CCIR601 / CCIR656), interfejs 4-przewodowego panela dotykowego
  • 4-kanałowy 16-bitowy PWM
 8 kB 4M x 16 bit
DDR		 Rdzeń: 1,8V ±10%

I/O: 3,3V ±10%		 Zewn. kwarcowy:
27 MHz / 12 MHz
i
32,768 kHz		 -20 – +85 LQFP-128
(MCP)		 P
N32903U2DN
 (1650 kB)
  • rdzeń ARM926EJ-S
  • częstotliwość pracy do 200 MHz
  • 2 zewnętrzne oscylatory kwarcowe
  • kontroler PLL (źródło zegara systemowego do 200 MHz)
  • obudowa wieloukładowa (MCP), pamięć SDRAM umieszczona w jednej obudowie z procesorem
  • tryby uruchamiania systemu: karta SD, pamięci NAND Flash i SPI Flash, USB
  • 8 kB pamięci I-cache i 8 kB D-cache
  • 5-kanałowy sterownik DMA
  • do 59 końcówek GPIO
  • 2 układy czasowe 32-bitowe
  • 24-bitowy Watchdog
  • RTC
  • 32 przerwania
  • akcelerator graficzny 2D BitBLT
  • 3-kanałowy 10-bitowy przetwornik SAR A/C
  • 10-bitowy przetwornik A/C dla mikrofonu
  • 16-bitowy stereofoniczny przetwornik C/A
  • kodek JPEG
  • kodek wideo MJPEG (VGA przy 30 fps); maks. rozdzielczość 1024x768 na wyjściu panela TFT LCD
  • procesor dźwiękowy
  • wyjście TV
  • interfejsy: 2 x UART, 2 x SPI, USB 1.1 Host i USB 2.0 HS Device, 2 x SD/SDIO/SDHC/MMC/MicroSD i NAND Flash, JTAG, interfejs czujnika obrazowego CMOS (zgodnego z CCIR601 / CCIR656), interfejs 4-przewodowego panela dotykowego
  • 4-kanałowy 16-bitowy PWM
 8 kB 4M x 16 bit
DDR		 Rdzeń: 1,8V ±10%

I/O: 3,3V ±10%		 Zewn. kwarcowy:
27 MHz / 12 MHz
i
32,768 kHz		 -20 – +85 LQFP-128
(MCP)		 P
N32905U1DN
 (1650 kB)
  • rdzeń ARM926EJ-S
  • częstotliwość pracy do 200 MHz
  • 2 zewnętrzne oscylatory kwarcowe
  • kontroler PLL (źródło zegara systemowego do 200 MHz)
  • obudowa wieloukładowa (MCP), pamięć SDRAM umieszczona w jednej obudowie z procesorem
  • tryby uruchamiania systemu: karta SD, pamięci NAND Flash i SPI Flash, USB
  • 8 kB pamięci I-cache i 8 kB D-cache
  • 5-kanałowy sterownik DMA
  • do 64 końcówek GPIO
  • 2 układy czasowe 32-bitowe
  • 24-bitowy Watchdog
  • RTC
  • 32 przerwania
  • akcelerator graficzny 2D BitBLT
  • 3-kanałowy 10-bitowy przetwornik SAR A/C
  • 10-bitowy przetwornik A/C dla mikrofonu
  • 16-bitowy stereofoniczny przetwornik C/A
  • kodek JPEG
  • kodek wideo MJPEG (VGA przy 30 fps); maks. rozdzielczość 1024x768 na wyjściu panela TFT LCD
  • procesor dźwiękowy
  • interfejsy: 2 x UART, 2 x SPI, I2C, I2S, USB 1.1 Host i USB 2.0 HS Device, 3 x SD/SDIO/SDHC/MMC/MicroSD i NAND Flash, JTAG, interfejs czujnika obrazowego CMOS (zgodnego z CCIR601 / CCIR656), interfejs 4-przewodowego panela dotykowego
  • 4-kanałowy 16-bitowy PWM
 8 kB 16M x 16 bit
DDR		 Rdzeń: 1,8V ±10%

I/O: 3,3V ±10%		 Zewn. kwarcowy:
27 MHz / 12 MHz
i
32,768 kHz		 -20 – +85 LQFP-128
(MCP)		 P
N32905U2DN
 (1650 kB)
  • rdzeń ARM926EJ-S
  • częstotliwość pracy do 200 MHz
  • 2 zewnętrzne oscylatory kwarcowe
  • kontroler PLL (źródło zegara systemowego do 200 MHz)
  • obudowa wieloukładowa (MCP), pamięć SDRAM umieszczona w jednej obudowie z procesorem
  • tryby uruchamiania systemu: karta SD, pamięci NAND Flash i SPI Flash, USB
  • 8 kB pamięci I-cache i 8 kB D-cache
  • 5-kanałowy sterownik DMA
  • do 59 końcówek GPIO
  • 2 układy czasowe 32-bitowe
  • 24-bitowy Watchdog
  • RTC
  • 32 przerwania
  • akcelerator graficzny 2D BitBLT
  • 3-kanałowy 10-bitowy przetwornik SAR A/C
  • 10-bitowy przetwornik A/C dla mikrofonu
  • 16-bitowy stereofoniczny przetwornik C/A
  • wyjście TV
  • kodek JPEG
  • kodek wideo MJPEG (VGA przy 30 fps); maks. rozdzielczość: D1 (720X480) na wyjściu TV i 1024x768 na wyjściu panela TFT LCD
  • procesor dźwiękowy
  • interfejsy: 2 x UART, 2 x SPI, USB 1.1 Host i USB 2.0 HS Device, 2 x SD/SDIO/SDHC/MMC/MicroSD i NAND Flash, JTAG, interfejs czujnika obrazowego CMOS (zgodnego z CCIR601 / CCIR656), interfejs 4-przewodowego panela dotykowego
  • 4-kanałowy 16-bitowy PWM
 8 kB 16M x 16 bit
DDR		 Rdzeń: 1,8V ±10%

I/O: 3,3V ±10%		 Zewn. kwarcowy:
27 MHz / 12 MHz
i
32,768 kHz		 -20 – +85 LQFP-128
(MCP)		 P