Mikrokontrolery 32-bitowe ARM CortexTM-M4 - rodzina NuMicro®
Seria M467 Ethernet/Crypto Seria 32-bitowych mikrokontrolerów z rodziny NuMicro bazujących na rdzeniu ARM Cortex-M4F z zestawem instrukcji DSP i instrukcji zmiennoprzecinkowych pojedynczej precyzji (FPU). Są wyposażone w bogaty zestaw układów peryferyjnych i interfejsów, w tym w sterownik Ethernet MAC z obsługą interfejsów MII i RMII, akcelerator kryptograficzny oraz interfejs USB 2.0 FS+HS OTG. Wszystkie układy są zgodne z dyrektywą RoHS.
* Status: P - produkcja masowa, S - próbki, UD - w trakcie projektowania, N - niezalecany do nowych projektów.
Typ układu |
Opis |
Pamięć programu Flash | SRAM | Pamięć danych Flash | Pamięć loadera | Metody program. | Częstotliwość zegara | Napięcie zasilania [V] | Temperatura pracy [°C] | Obudowa | Status * | M467HJHAN (6912 kB) - rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 200 MHz
- instrukcje zmiennoprzecinkowe pojedynczej precyzji (FPU)
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- obsługuje bibliotekę testów oprogramowania STL (Software Test Library), zgodnie z normą IEC60730-1 Class-B
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 3 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 400 MHz) i kontroler PLL audio, wykorzystujące 2 szybkie oscylatory: kwarcowy lub RC
- (16+16)-kanałowy PDMA
- do 146 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 10 x UART (z obsługą IrDA, RS-485 i LIN), 3 x S.C. (ISO-7816-3), 4 x SPI, 5 x I2C, 6 x I2S, 4 x CAN, 2 x LIN, EBI, HBI (interfejs HyperBus do pamięci HyperRAM), 2 x SDHC, kamera cyfrowa (interfejsy CCIR601, CCIR656 i 4-bitowe dla czujnika CMOS), 1 x USB 2.0 FS+HS OTG z wbudowanym modułem PHY, 10/100 Mbps Ethernet MAC z obsługą interfejsów MII i RMII
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 4 x interfejs do enkodera kwadraturowego (QEI)
- sprzętowy akcelerator kryptograficzny: ECC, AES-256, SHA-512, HMAC-512, RSA-4096, SM2, generatory liczb losowych i pseudolosowych
- 24-kanałowy 16-bitowy PWM
- 28-kanałowy 12-bitowy przetwornik A/C
- 2 x 12-bitowy przetwornik C/A
- 4 x komparator analogowy
- 6 pinów wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
| 1024 kB | 512 kB | konfigurowalna | 8 kB | ISP IAP ICP | Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 48 MHz 12 MHz 10 kHz | 1,7 – 3,6 | -40 – +85 | LQFP-176 | P | | M467JJHAN (6912 kB) - rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 200 MHz
- instrukcje zmiennoprzecinkowe pojedynczej precyzji (FPU)
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- obsługuje bibliotekę testów oprogramowania STL (Software Test Library), zgodnie z normą IEC60730-1 Class-B
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 3 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 400 MHz) i kontroler PLL audio, wykorzystujące 2 szybkie oscylatory: kwarcowy lub RC
- (16+16)-kanałowy PDMA
- do 114 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 10 x UART (z obsługą IrDA, RS-485 i LIN), 3 x S.C. (ISO-7816-3), 4 x SPI, 5 x I2C, 6 x I2S, 4 x CAN, 2 x LIN, HBI (interfejs HyperBus do pamięci HyperRAM), 2 x SDHC, kamera cyfrowa (interfejsy CCIR601, CCIR656 i 4-bitowe dla czujnika CMOS), 1 x USB 2.0 FS+HS OTG z wbudowanym modułem PHY, 10/100 Mbps Ethernet MAC z obsługą interfejsów MII i RMII
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 4 x interfejs do enkodera kwadraturowego (QEI)
- sprzętowy akcelerator kryptograficzny: ECC, AES-256, SHA-512, HMAC-512, RSA-4096, SM2, generatory liczb losowych i pseudolosowych
- 24-kanałowy 16-bitowy PWM
- 28-kanałowy 12-bitowy przetwornik A/C
- 2 x 12-bitowy przetwornik C/A
- 4 x komparator analogowy
- 6 pinów wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
| 1024 kB | 512 kB | konfigurowalna | 8 kB | ISP IAP ICP | Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 48 MHz 12 MHz 10 kHz | 1,7 – 3,6 | -40 – +85 | LQFP-144 | P | | M467KJHAN (6912 kB) - rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 200 MHz
- instrukcje zmiennoprzecinkowe pojedynczej precyzji (FPU)
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- obsługuje bibliotekę testów oprogramowania STL (Software Test Library), zgodnie z normą IEC60730-1 Class-B
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 3 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 400 MHz) i kontroler PLL audio, wykorzystujące 2 szybkie oscylatory: kwarcowy lub RC
- (16+16)-kanałowy PDMA
- do 100 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 10 x UART (z obsługą IrDA, RS-485 i LIN), 3 x S.C. (ISO-7816-3), 4 x SPI, 5 x I2C, 6 x I2S, 4 x CAN, 2 x LIN, EBI, HBI (interfejs HyperBus do pamięci HyperRAM), 2 x SDHC, kamera cyfrowa (interfejsy CCIR601, CCIR656 i 4-bitowe dla czujnika CMOS), 1 x USB 2.0 FS+HS OTG z wbudowanym modułem PHY, 10/100 Mbps Ethernet MAC z obsługą interfejsów MII i RMII
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 4 x interfejs do enkodera kwadraturowego (QEI)
- sprzętowy akcelerator kryptograficzny: ECC, AES-256, SHA-512, HMAC-512, RSA-4096, SM2, generatory liczb losowych i pseudolosowych
- 24-kanałowy 16-bitowy PWM
- 28-kanałowy 12-bitowy przetwornik A/C
- 2 x 12-bitowy przetwornik C/A
- 4 x komparator analogowy
- 6 pinów wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
| 1024 kB | 512 kB | konfigurowalna | 8 kB | ISP IAP ICP | Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 48 MHz 12 MHz 10 kHz | 1,7 – 3,6 | -40 – +85 | LQFP-128 | P | | M467SJHAN (6912 kB) - rdzeń ARM Cortex-M4F z zestawem instrukcji DSP
- częstotliwość pracy do 200 MHz
- instrukcje zmiennoprzecinkowe pojedynczej precyzji (FPU)
- jednostka ochrony pamięci (MPU - Memory Protection Unit)
- obsługuje bibliotekę testów oprogramowania STL (Software Test Library), zgodnie z normą IEC60730-1 Class-B
- programowalne źródło zegara systemowego
- 2 zewnętrzne oscylatory kwarcowe i 3 wewnętrzne oscylatory RC
- kontroler PLL (źródło zegara systemowego do 400 MHz) i kontroler PLL audio, wykorzystujące 2 szybkie oscylatory: kwarcowy lub RC
- (16+16)-kanałowy PDMA
- do 44 końcówek We/Wy
- 4 x 32-bitowe układy czasowe
- Watchdog
- RTC
- interfejsy: 9 x UART (z obsługą IrDA, RS-485 i LIN), 3 x S.C. (ISO-7816-3), 4 x SPI, 5 x I2C, 6 x I2S, 4 x CAN, 2 x LIN, EBI, HBI (interfejs HyperBus do pamięci HyperRAM), 2 x SDHC, kamera cyfrowa (interfejsy CCIR601, CCIR656 i 4-bitowe dla czujnika CMOS), 1 x USB 2.0 FS+HS OTG z wbudowanym modułem PHY, 10/100 Mbps Ethernet MAC z obsługą interfejsów MII i RMII
- kontroler CRC obsługujący kody detekcyjne CRC-CCITT, CRC-8, CRC-16 i CRC-32
- 4 x interfejs do enkodera kwadraturowego (QEI)
- sprzętowy akcelerator kryptograficzny: ECC, AES-256, SHA-512, HMAC-512, RSA-4096, SM2, generatory liczb losowych i pseudolosowych
- 24-kanałowy 16-bitowy PWM
- 20-kanałowy 12-bitowy przetwornik A/C
- 2 x 12-bitowy przetwornik C/A
- 4 x komparator analogowy
- 1 pin wykrywania sabotażu
- czujnik temperatury o rozdzielczości 1 °C
- stabilizator LDO
- 8-poziomowy detektor obniżenia napięcia (BOD) z funkcją Reset
| 1024 kB | 512 kB | konfigurowalna | 8 kB | ISP IAP ICP | Zewn. kwarcowy: 4 - 24 MHz 32,768 kHz
Wewn. RC: 48 MHz 12 MHz 10 kHz | 1,7 – 3,6 | -40 – +85 | LQFP-64 | P | |
| |