Seria N3292 H.264 Codec

Seria specjalizowanych, niskonapięciowych mikroprocesorów bazujących na rdzeniu ARM926EJ-S, z licznymi peryferiami i interfejsami, wyposażonych w kodek JPEG, kodeki wizyjne H.264 i MJPEG i procesor dźwiękowy. Przeznaczone do aplikacji multimedialnych.

* Status: P - produkcja masowa, S - próbki, UD - w trakcie projektowania, N - niezalecany do nowych projektów.

Typ układu	Opis	SRAM	SDRAM	Napięcie  zasilania [V]	Częstotliwość zegara	Temperatura pracy [°C]	Obudowa	Status *
N32925U3DN (191 kB)	rdzeń ARM926EJ-S częstotliwość pracy do 240 MHz 2 zewnętrzne oscylatory kwarcowe i 1 wewnętrzny oscylator RC kontroler PLL (źródło zegara systemowego do 240 MHz) obudowa wieloukładowa (MCP), pamięć SDRAM umieszczona w jednej obudowie z procesorem tryby uruchamiania systemu: karta SD, pamięci NAND Flash i SPI Flash, USB 8 kB pamięci I-cache i 8 kB D-cache 11-kanałowy sterownik DMA do 80 końcówek GPIO 4 układy czasowe 32-bitowe 24-bitowy Watchdog RTC 32 przerwania 5-kanałowy 10-bitowy przetwornik A/C 16-bitowy przetwornik A/C dla mikrofonu 16-bitowy stereofoniczny przetwornik C/A wyjście TV kodek JPEG kodeki wideo H.264 i MJPEG; maks. rozdzielczość: D1 (720x480) na wyjściu TV (przy 25 fps) i 1024x768 na wyjściu panela TFT LCD procesor dźwiękowy interfejsy: UART, 2 x SPI, I2C, I2S, USB 1.1 Host i USB 2.0 HS Device, 3 x SD/SDIO/SDHC/MMC/MicroSD i NAND Flash, JTAG, interfejs czujnika obrazowego CMOS (zgodnego z CCIR601 / CCIR656), interfejs 4/5-przewodowego panela dotykowego 4-kanałowy 16-bitowy PWM	8 kB	16M x 16 bit DDR2	Rdzeń: 1,2V ±10% I/O: 3,3V ±10%	Zewn. kwarcowy: 27 MHz / 12 MHz i 32,768 kHz Wewn. RC: 32 kHz	-20 – +85	LQFP-128 (MCP)	P
N32926U1DN (191 kB)		8 kB	32M x 16 bit DDR2	Rdzeń: 1,2V ±10% I/O: 3,3V ±10%	Zewn. kwarcowy: 27 MHz / 12 MHz i 32,768 kHz Wewn. RC: 32 kHz	-20 – +85	LQFP-128 (MCP)	P